LPDDR Flash: habilitación de arquitecturas eléctricas y electrónicas (E/E) automotrices

Los ingenieros están trabajando para lograr el equilibrio adecuado entre las arquitecturas de dominio y zonales para manejar la creciente complejidad de los vehículos modernos y al mismo tiempo cumplir con los objetivos de eficiencia y rendimiento. A medida que los procesadores se trasladan a nodos de tecnología avanzada para admitir el procesamiento en tiempo real, la necesidad de una memoria no volátil (NVM) externa de alto rendimiento se vuelve crítica.

La memoria flash con una interfaz SPI estándar no es lo suficientemente rápida para esta aplicación, lo que llevó a la invención del flash LPDDR (low-power double data rate). LPDDR Flash combina, por primera vez, una interfaz LPDDR con una NVM, proporcionando una solución para cerrar la brecha de rendimiento y habilitar arquitecturas de vehículos de próxima generación.

En este artículo, analizaremos las necesidades de memoria en las arquitecturas eléctricas/electrónicas (E/E) de próxima generación y veremos cómo un enfoque pionero en la industria para LPDDR Flash proporciona una solución.

La arquitectura E/E se refiere al sistema de hardware, software, comunicación de red y cableado integrado en los vehículos modernos. Luego, ese sistema controla las diversas funciones del vehículo, desde el infoentretenimiento hasta el control del vehículo. En general, las arquitecturas E/E están evolucionando desde unidades de control electrónico (ECU) de propósito único hacia dominios y zonas que combinan muchas aplicaciones en una sola función o ubicación.

Como se ilustra a continuación en la Figura 1, las arquitecturas de dominio agrupan los sistemas de vehículos por función, como telemática, infoentretenimiento, sistemas avanzados de asistencia al conductor (ADAS) y control de movimiento del vehículo.

También existen arquitecturas híbridas de dominio/zona, donde la computadora central del automóvil combina dominios para infoentretenimiento, ADAS y control del vehículo con algunos aspectos de una arquitectura zonal.

Tenga en cuenta que no solo crece la demanda computacional desde el dominio hasta la arquitectura zonal, sino que también crece la escalabilidad y el uso de recursos computacionales agrupados. La Figura 2 proporciona una vista más detallada de la arquitectura zonal.

Tenga en cuenta que los sensores/actuadores inteligentes están conectados y gestionados por una ECU de zona. Todo el sistema se basa en una combinación de un controlador central con múltiples controladores de zona.

Este cambio hacia una arquitectura zonal se está produciendo por cuatro razones clave:

Dicho todo esto, es necesario abordar algunos desafíos de la memoria para que este cambio sea una realidad eficiente, confiable y económica.

La implementación de una arquitectura zonal y de dominio avanzada implica varios desafíos complejos, comenzando con la tarea de combinar e integrar muchas funciones diferentes en un único procesador en tiempo real. La mayoría de las funciones críticas para la seguridad operan en un entorno de tiempo real y deben ser altamente confiables y capaces de tomar decisiones en un tiempo finito.

Estos requisitos combinados crean una barrera potencial, a saber, cómo cumplir con los requisitos de procesamiento con las soluciones de memoria/SoC existentes. Además, la creciente complejidad del sistema conduce a un mayor tamaño del código, lo que requiere más Flash integrado (eFlash, que no debe confundirse con Flash externo) y SRAM integrada (eSRAM).

eFlash se ha utilizado tradicionalmente para la ejecución de código en estas situaciones, y la mayoría de los procesadores en tiempo real actuales contienen algo de memoria no volátil incorporada (eNVM).

Sin embargo, en los nodos de procesos avanzados, el eNVM calificado para automóviles puede resultar costoso, debido al área del troquel y la escalabilidad. En combinación con los desafíos identificados anteriormente, NVM para controladores de dominio y zona debe ofrecer:

Con el rendimiento xSPI NOR estándar normalmente limitado a 200 MHz DDR (400 MB/s), se requiere una nueva categoría de NVM para satisfacer las necesidades de los procesadores en tiempo real en estas aplicaciones.

La interfaz LPDDR es un estándar bien establecido y probado para DRAM. La señalización y protocolo ofrece varias ventajas, tales como:

Estas ventajas son necesarias para ser una interfaz para una NVM externa de alto rendimiento. La Figura 3 a continuación compara la arquitectura de memoria/SoC para la ejecución de código desde eFlash versus LPDDR Flash externo.

Figura 3.Evolución del almacenamiento en sistemas embebidos.

El nuevo SEMPER X1 LPDDR Flash de Infineon (Figura 4) combina una interfaz LPDDR de alto rendimiento con una matriz de memoria Flash NOR de baja latencia para ofrecer el rendimiento que exigen las aplicaciones en tiempo real.

Figura 4.Infineon SEMPER X1 NOR Flash

Comienza cerrando la brecha de rendimiento que actualmente obstaculiza el uso de NOR Flash tradicional en arquitectura E/E avanzada mediante la adopción de la interfaz y la señalización de LPDDR4. LPDDR Flash permite la ejecución de código en tiempo real con un ancho de banda 8 veces mayor y un rendimiento de lectura aleatoria 20 veces más rápido en comparación con el xSPI NOR Flash más rápido de la actualidad, lo que convierte al SEMPER X1 en una opción considerable para los ingenieros que diseñan controladores de dominio y zona.

El SEMPER X1 LPPDR Flash también está optimizado para la ejecución de código, ofreciendo un tiempo de entrenamiento 100 veces más rápido en comparación con una DRAM LPDDR4 típica. Combinado con un ancho de banda de 3,2 GB/s, esto permite que los sistemas se conecten inmediatamente, una característica necesaria para muchas aplicaciones automotrices. Su arquitectura multibanco y su tiempo de acceso aleatorio 5 veces más rápido lo convierten en un complemento ideal para los procesadores multinúcleo en tiempo real que realizan más de una función.

El dispositivo también cuenta con una arquitectura de memoria multibanco para actualizaciones inalámbricas (OTA) sin tiempo de inactividad. Las actualizaciones se pueden descargar a bancos inactivos mientras el sistema ejecuta simultáneamente el código de los bancos activos. Las actualizaciones sin tiempo de inactividad mejoran la experiencia del cliente al eliminar las visitas de servicio y aumentan la seguridad al garantizar que las actualizaciones urgentes se entreguen rápidamente.

Infineon SEMPER X1 LPPDR Flash cumple con la norma ISO26262 ASIL-B (ASIL-D Ready) para uso automotriz y está listo para que los ingenieros lo integren en sus sistemas finales.

Pasar a una arquitectura E/E avanzada conlleva muchos desafíos, pero la memoria no tiene por qué ser uno de ellos. SEMPER X1 LPDDR Flash de Infineon es una primicia en la industria y está diseñado para capacitar a los ingenieros para diseñar automóviles del futuro.

Todas las imágenes utilizadas son cortesía de Infineon.

Los artículos de la industria son una forma de contenido que permite a los socios de la industria compartir noticias, mensajes y tecnología útiles con los lectores de All About Circuits de una manera para la que el contenido editorial no es adecuado. Todos los artículos de la industria están sujetos a estrictas pautas editoriales con la intención de ofrecer a los lectores noticias, experiencia técnica o historias útiles. Los puntos de vista y opiniones expresados ​​en los artículos de la industria son los del socio y no necesariamente los de All About Circuits o sus redactores.